L. a. technologie proposée utilise une conception empilée dans laquelle les unités de traitement (xPU) sont situées au-dessus de plusieurs couches de mémoire interconnectées (DRAM). En remplaçant les fils par des ports à passage de silicium (TSV), les longueurs des connecteurs peuvent être raccourcies, ce qui entraîne de meilleures performances électriques globales. Crédit : Institut de technologie de Tokyo
L. a. technologie d’intégration 3-d des unités de traitement et de l. a. mémoire, comme l’ont rapporté les chercheurs de Tokyo Era Company, a atteint les performances les plus élevées possibles au monde, ouvrant l. a. voie à un calcul plus rapide et plus efficace. Appelée « BBCube 3-d », cette structure empilée innovante atteint une bande passante de données plus élevée que les dernières applied sciences de mémoire, tout en réduisant l. a. puissance nécessaire pour accéder aux bits.
À l’ère numérique d’aujourd’hui, les ingénieurs et les chercheurs continuent de proposer de nouvelles applied sciences assistées par ordinateur qui nécessitent des bandes passantes de données plus élevées entre les unités de traitement (ou unités de traitement, telles que les unités de traitement graphique et les unités centrales de traitement) et les puces mémoire. Quelques exemples d’packages récentes à huge bande incluent l’intelligence artificielle, l. a. simulation moléculaire, l. a. prévision climatique et l’analyse génétique.
Cependant, pour augmenter l. a. bande passante des données, il faut soit ajouter plus de fils entre les PU et l. a. mémoire, soit augmenter le débit de données. L. a. première approche est difficile à mettre en œuvre en pratique automobile le transfert entre les composants ci-dessus s’effectue généralement en deux dimensions, ce qui rend difficile l’ajout de fils supplémentaires. D’un autre côté, augmenter le débit de données nécessite d’augmenter à chaque fois l’énergie nécessaire pour accéder au bit, appelée « puissance d’accès au bit », ce qui constitue également un défi.
Heureusement, une équipe de chercheurs de l’Institut de technologie de Tokyo (Tokyo Tech) au Japon a peut-être trouvé une answer viable à ce problème. Lors du récent symposium IEEE 2023 sur l. a. technologie et les circuits VLSI, le professeur Takayuki Ohba et ses collègues ont proposé une technologie appelée « Bumpless Construct Dice 3-d » ou BBCube 3-d. Cette technologie a le potentiel de résoudre les problèmes ci-dessus afin d’améliorer l’intégration entre les PU et l. a. DRAM.
Comme son nom l’indique, l’side le plus remarquable de BBCube 3-d est l. a. réalisation de communications entre PU et DRAM en trois dimensions, au lieu de deux. L’équipe a réussi cet exploit en utilisant une structure empilée innovante dans laquelle les puces PU sont placées sur plusieurs couches de mémoire vive dynamique (DRAM), toutes interconnectées by means of des ports traversant le silicium (TSV).
L. a. building globalement compacte du BBCube 3-d, l’absence de petites bosses de soudure typiques et l’utilisation de TSV au lieu de fils plus longs contribuent ensemble à une faible capacité parasite et une faible résistance. Cela améliore les performances électriques de l’appareil sur plusieurs fronts.
De plus, les chercheurs ont mis en œuvre une stratégie innovante impliquant des entrées et sorties blindées à quatre niveaux pour rendre le BBCube 3-d plus résistant au bruit. Ils ajustent le timing des lignes d’E/S adjacentes afin qu’elles soient toujours déphasées les unes par rapport aux autres, ce qui signifie qu’elles ne changent jamais de valeurs simultanément. Cela réduit le bruit de diaphonie et rend le fonctionnement de l’appareil plus robuste.
L’équipe a évalué l. a. vitesse de l’structure proposée et l’a comparée à deux applied sciences de mémoire récentes : DDR5 et HBM2E. « BBCube 3-d a l. a. capacité d’atteindre une bande passante allant jusqu’à 1,6 Tbps, soit 30 fois supérieure à l. a. DDR5 et quatre fois supérieure à celle du HBM2E », explique le professeur Ohba, tout en expliquant les résultats de son expérience.
De plus, BBCube 3-d représente également une avancée majeure en termes de puissance d’accès aux bits. “En raison de l. a. faible résistance thermique et de l. a. faible impédance du BBCube, les problèmes de gestion thermique et d’alimentation électrique typiques de l’intégration 3-d peuvent être atténués”, explique le professeur Ohba, “et par conséquent, l. a. technologie proposée peut atteindre une bande passante impressionnante avec une easy alimentation d’accès. de 1/20 et 1/5 de DDR5 et HBM2E, respectivement.”
Plus d’knowledge:
Bumpless Construct Dice (BBCube) 3-d : intégration 3-d hétérogène utilisant WoW et CoW pour fournir une bande passante téraoctet/s avec une puissance d’accès aux bits minimale. www.vlsisymposium.org/information/pr…vanceprogram0612.pdf
Fourni par l’Institut de technologie de Tokyo
l. a. quotation: BBCube 3-d : une implémentation CPU/GPU et mémoire dans un taste 3-d hybride (29 juin 2023) Récupéré le 2 novembre 2023 sur
Ce file est soumis au droit d’auteur. Nonobstant toute utilisation équitable à des fins d’étude ou de recherche privée, aucune partie ne peut être reproduite sans autorisation écrite. Le contenu est fourni à titre informatif uniquement.