Présentation de l. a. macro IMC proposée pour les opérations MAC. une Pile matérielle de FeFET. B Le FeFET multi-bits peut être programmé dans différents états pour stocker le poids de l. a. synapse. C travaux antérieurs7, 8, 11 Seules les opérations binaires AND ou XNOR sont considérées pour calculer l. a. multiplication sur un bit. Docteur L’opération de multiplication proposée sur 2 bits avec codage d’entrée et stockage sur 2 bits est présentée. Los angeles sortie correspondante est activée à différents états temporels. H Le codeur fournit l. a. stress de grille en fonction de l. a. valeur d’entrée qui alternate entre trois niveaux à des moments différents. F Los angeles sortie de multiplication des entrées et l’état stocké dans l. a. cellule dépendent du second auquel une cellule est activée, qui est additionnée et échantillonnée à l’aide du décodeur. g Cinquièmeoui Répartition des quatre états jeDocteurs– Cinquièmegs Des courbes apparaissent. H En fonction du temps d’activation et du nombre de cellules activées à un rapid donné, une stress est collectée aux bornes d’un condensateur connecté à une colonne de cellules qui correspond linéairement à l. a. sortie MAC et a peu d’effet sur l. a. variation du dispositif sous-jacent. je Les accélérateurs IMC facilitent les opérations MAC pour les fees de travail d’IA où notre conception proposée peut être utilisée. Oui L’opération MAC correspondante est effectuée dans l. a. barre transversale, provoquant l’accumulation de l. a. sortie dans l. a. stress du condensateur. crédit: Communications naturelles (2023). est ce que je: 10.1038/s41467-023-42110-y
Hossam Amroush a développé une structure prête pour l’IA qui est deux fois plus puissante que les méthodes informatiques en mémoire similaires. Comme indiqué dans le mag Communications naturelles, professeur à l’Université method de Munich (TUM) applique un nouveau modèle informatique utilisant des circuits spéciaux appelés transistors à effet de champ photoélectriques (FeFET). D’ici quelques années, cela pourrait être utile pour l’IA générative, les algorithmes d’apprentissage profond et les programs automatisées.
L’idée de base est easy : contrairement aux puces précédentes, où les calculs étaient effectués uniquement sur les transistors, elles servent désormais également de lieu de stockage de données. Cela permet d’économiser du temps et de l’énergie. “En conséquence, les performances des puces ont également été améliorées”, explique Hossam Amroush, professeur de conception de processeurs IA à l’Université method de Munich (TUM). Les transistors sur lesquels il effectue les calculs et stocke les données ne mesurent que 28 nanomètres, et des hundreds of thousands d’entre eux sont placés sur chacune des nouvelles puces IA.
Les futures puces devraient être plus rapides et plus efficaces que les puces précédentes. Ils ne peuvent donc pas chauffer rapidement. C’est essentiel s’ils souhaitent prendre en fee des programs telles que les calculs en temps réel lorsqu’un drone est en vol, par exemple. « De telles tâches sont très complexes et gourmandes en énergie pour un ordinateur », explique le professeur.
Puces modernes : nombreuses étapes, faible consommation d’énergie
Ces exigences de base en matière de puces sont résumées mathématiquement par le paramètre TOPS/W : « téra opérations par seconde par watt ». Cela pourrait être considéré comme l. a. monnaie des futures puces. Los angeles query est de savoir combien de milliards d’opérations (TOP) un processeur peut effectuer par seconde (S) lorsqu’il est alimenté par un watt (W) de puissance.
Los angeles nouvelle puce IA, développée conjointement par Bosch et Fraunhofer IMPS et soutenue en manufacturing par l. a. société américaine GlobalFoundries, peut fournir 885 TOPS/W. Cela le rend deux fois plus puissant que les puces AI similaires, y compris l. a. puce MRAM de Samsung. Les puces CMOS, désormais couramment utilisées, fonctionnent dans l. a. plage de 10 à 20 TOPS/W.
L’informatique à mémoire fonctionne comme le cerveau humain
Les chercheurs ont emprunté aux humains le principe d’ingénierie des puces modernes. “Dans le cerveau, les neurones gèrent le traitement du sign, tandis que les synapses sont capables de mémoriser ces informations”, explique Amroush, décrivant remark les gens peuvent apprendre et se memento d’interrelations complexes. Pour ce faire, l. a. puce utilise des transistors ferroélectriques (FeFET).
Il s’agit de commutateurs électroniques dotés de propriétés supplémentaires particulières (polarité inversée lors de l’software d’une stress) et capables de stocker des informations même lorsqu’ils sont déconnectés de l’alimentation électrique. De plus, il guarantee le stockage et le traitement simultanés des données au sein des transistors.
“Nous pouvons désormais construire des puces très efficaces qui peuvent être utilisées pour des programs telles que l’apprentissage profond, l’IA générative ou l. a. robotique, par exemple où les données doivent être traitées au fur et à mesure de leur génération”, explique Amroush.
Les puces prêtes à être commercialisées nécessiteront une collaboration multidisciplinaire
L’objectif est d’utiliser l. a. puce pour exécuter des algorithmes d’apprentissage profond, reconnaître des objets dans l’espace ou traiter les données des drones en vol sans aucun délai. Cependant, le professeur de l’Institut intégré de Munich pour l. a. robotique et l’intelligence artificielle (MIRMI) du TUM estime qu’il faudra encore quelques années avant d’y parvenir.
Il estime qu’il faudra au moins trois à cinq ans avant que les premières puces mémoire adaptées aux programs réelles soient disponibles. Une des raisons à cela réside, entre autres, dans les exigences de sécurité du secteur. Pour qu’une technologie de ce sort puisse être utilisée par exemple dans l’industrie automotive, il ne suffit pas qu’elle fonctionne de manière fiable. Il doit également répondre à des normes spécifiques au secteur.
“Cela souligne une fois de plus l’significance de l. a. collaboration interdisciplinaire avec des chercheurs de différentes disciplines telles que l’informatique, l’informatique et le génie électrique”, explique Amroush, knowledgeable en matériel informatique. Il considère cela comme une pressure particulière de MIRMI.
Plus d’knowledge:
Taha Soliman et al., Première démonstration de calcul de bandes en mémoire utilisant une cellule FeFET multiniveau,Communications naturelles (2023). est ce que je: 10.1038/s41467-023-42110-y
Fourni par l’Université method de Munich
l. a. quotation: Explorer les détails de l. a. puce AI économe en énergie (26 octobre 2023) Récupéré le 29 octobre 2023 sur
Ce file est soumis au droit d’auteur. Nonobstant toute utilisation équitable à des fins d’étude ou de recherche privée, aucune partie ne peut être reproduite sans autorisation écrite. Le contenu est fourni à titre informatif uniquement.